Přehled studia | Přehled oborů | Všechny skupiny předmětů | Všechny předměty | Seznam rolí | Vysvětlivky               Návod
36SIM Simulace Rozsah výuky:3+2
Přednášející (garant):Douša J. Typ předmětu:Z Zakončení:Z,ZK
Zodpovědná katedra:336 Kreditů:6 Semestr:L

Anotace:
Cílem předmětu je seznámit studenty s problematikou simulací diskrétních systémů: jde především o výkonnostní simulační modely počítačových sítí a o asynchronní funkční a strukturní modely číslicových obvodů. Podpora pro kvaziparalelní prostředí (implementovaná v jazyce C++ dle vzoru třídy Simulation jazyka Simula 67) a systém VHDL jsou použity jako pracovní nástroje pro realizaci semestrálních prací.

Osnovy přednášek:
1. Úvod do modelování systémů
2. Systémy hromadné obsluhy: analytické a simulační modely
3. Přehled vnitřních principů simulačních systémů diskrétního typu
4. Charakteristika jazyka SIMULA 67, podrobný popis třídy SIMULATION
5. Implementace služeb třídy Simulation v jazyce C++, příklady použití
6. Výkonnostní simulace počítačových sítí, jednoduchá podpora v jazyce C++
7. Úrovně popisu číslicových obvodů, simulační strategie
8. Jednoduchá podpora pro simulaci číslicových obvodů v jazyce C++
9. Úvod do systému VHDL: entity, architektury, datové typy, proměnné a signály
10. VHDL: procesy, citlivostní seznam, popis typu data - flow
11. VHDL: paralelní prostředí, strukturní popis, komponenty
12. VHDL: strukturní model jednoduchého procesoru
13. VHDL: bloky, simulace sběrnic, generování pravidelných struktur
14. Generování, transformace a testování pseudonáhodných čísel

Osnovy cvičení:
1. Základní pojmy, systémy hromadné obsluhy (SHO)
2. Poissonův proces, analytické modely systémů hromadné obsluhy
3. Simulační modely systémů hromadné obsluhy orientované na události
4. Simulační modely systémů hromadné obsluhy orientované na procesy
5. Simulace priorit a poruch v systémech hromadné obsluhy
6. Popis složitějších struktur systémů hromadné obsluhy
7. Výkonnostni simulace počítačové sítě Ethernet v C++
8. Simulace číslicových obvodů v C++
9. VHDL: sekvenční příkazy, dopravní a setrvačné zpoždění
10. VHDL: simulace hranově citlivých číslicových obvodů
11. VHDL: funkční modely typických obvodů střední hustoty integrace
12. VHDL: propojování komponent, tvorba strukturních modelů číslicových obvodů
13. VHDL: implementace modelu rychlé vyrovnávací paměti
14. Kontrola semestrálních prací, zápočet

Literatura Č:
[1] Douša, J. : Simulace (PGS). Skripta ČVUT, Praha 1990
[2] Birtwistle, G. M.: Discrete Modelling on Simula. Macmillan Pub., London 1985
[3] Lipsett, R., Sheffer, C. F., Ussery, C.: VHDL: Hardware Description and Design Kluwer Academic Publishers. London 1989

Literatura A:
[1] Birtwistle, G. M.: Discrete Modelling on Simula. Macmillan Pub., London 1985
[2] Lipsett, R., Sheffer, C. F., Ussery, C.: VHDL: Hardware Description and Design Kluwer Academic Publishers. London 1989

Požadavky:

Rozsah výuky v kombinované formě studia: 19+4
Typ cvičení: s, c
Tento předmět je nabízen také v anglické verzi

Předmět je zahrnut do těchto studijních plánů:
Plán Obor Role Dop. semestr
*VT Výpočetní technika Z 8


Stránka vytvořena 25. 2. 2002, semestry: Z/2001-2, Z/2002-3, L/2001-2, L/2002-3, připomínky k informační náplni zasílejte správci studijních plánů Návrh a realizace: I. Halaška (K336), J. Novák (K336)