Přehled studia | Přehled oborů | Všechny skupiny předmětů | Všechny předměty | Seznam rolí | Vysvětlivky               Návod
XD36VHD Jazyk VHDL Rozsah výuky:14+4
Přednášející (garant):Douša J. Typ předmětu:Z Zakončení:Z,ZK
Zodpovědná katedra:336 Kreditů:5 Semestr:Z

Anotace:
Cílem předmětu je seznámit studenty s problematikou simulací číslicových obvodů. Jsou zmíněny obecné principy a možné přístupy k simulaci jejich struktur. Hlavní důraz je kladen na výuku jazyka VHDL, který je rovněž používán jako pracovní nástroj pro vypracování semestrálních prací.

Osnovy přednášek:
1. Úvod do modelování, základní pojmy. Úrovně abstrakce popisu číslicových obvodů,
2. Obor simulačních hodnot, synchronní a asynchronní simulace, obecné principy simulátorů.
3. Úvod do systému VHDL, entity, architektury, možná rozhraní.
4. Přehled datových typů ve VHDL.
5. Speciální datové typy, matematické knihovny, konverse, operace, resoluční funkce.
6. Sekvenční prostředí: procesy, citlivostní seznam, typy sekvenčních příkazů, typy zpoždění.
7. Sekvenční prostředí: modely kombinačních i sekvenčních obvodů, procedury, funkce.
8. Modely automatů. Signály a jejich atributy.
9. Sekvenční prostředí: sdílené proměnné, vzájemná synchronizace procesů.
10. Paralelní prostředí: data-flow popis, typy paralelních signálových příkazů.
11. Paralelní prostředí: modely kombinačních i sekvenčních obvodů. Způsoby vytváření testů.
12. Paralelní prostředí: strukturní popis, osazování a zapojení komponent.
13. Paralelní prostředí: bloky, strážené bloky, strážené příkazy, strážené signály, odpojování zdrojů.
14. Konfigurace strukturních architektur.

Osnovy cvičení:
1. Úvod do cvičení, základní pojmy.
2. Možné strategie pro simulaci strukturních schémat.
3. Seznámení s prostředím systému VHDL ModelSim.
4. Deklarace jednoúrovňových entit a architektur. Generování jednoduchých průběhů.
5. Procesy: funkční modely kombinačních obvodů.
6. Procesy: použití resolučních funkcí, matematických knihoven.
7. Procesy: funkční modely hranově i hladinově citlivých klopných obvodů různých typů.
8. Procesy: modely automatů.
9. Ukázky funkčních modelů složitých obvodů v sekvenčním prostředí (procesor, řadič, atd.)
10. Modely automatů, kombinačních a sekvenčních obvodů v paralelním prostředí.
11. Generování testovacích signálů.
12. Vytváření strukturních modelů číslicových obvodů.
13. Použití strážených bloků a strážených signálů k vytváření modelů.
14. Zápočet.

Literatura Č:
1. Lipsett R., Sheffer C.F., Ussery C: : VHDL: Hardware Description and Design, Kluwer Academic Publishers, London 1989
2. Sjoholm S., Lindh L.: VHDL for Designers, Prentice Hall 1997
3. Dewey A.M.: Analysis and Design of Digital Systems with VHDL, PWS Publishing Company, Boston 1997
4. Ercegovac M., Lang T., Moreno H.: Introduction to Digital Systems, John Wiley 1999

Literatura A:
1. Lipsett R., Sheffer C.F., Ussery C: : VHDL: Hardware Description and Design, Kluwer Academic Publishers, London 1989
2. Sjoholm S., Lindh L.: VHDL for Designers, Prentice Hall 1997
3. Dewey A.M.: Analysis and Design of Digital Systems with VHDL, PWS Publishing Company, Boston 1997
4. Ercegovac M.,, Lang T., Moreno H.: Introduction to Digital Systems, John Wiley 1999

Požadavky:
Pro zápočet: vypracování semestrální práce a získání potřebného počtu bodů. Pro zkoušku: získání zápočtu.

Předmět je zahrnut do těchto studijních plánů:
Plán Obor Role Dop. semestr
MVT05-D Výpočetní technika Z 1


Stránka vytvořena 25. 2. 2002, semestry: Z/2001-2, Z/2002-3, L/2001-2, L/2002-3, připomínky k informační náplni zasílejte správci studijních plánů Návrh a realizace: I. Halaška (K336), J. Novák (K336)