1. | | Integrované systémy - historický přehled. Návrh VLSI systémů, zásady a hierarchie. |
2. | | Návrhové postupy. Popis funkce systému a jeho úrovně. Jazyky VHDL a Verilog, |
3. | | Architektura systému, syntéza a dekompozice.Makrobloky,IP jádra,knihovny buněk. |
4. | | Návrh základních stavebních prvků číslicových systémů, periferií, budičů a sběrnic. |
5. | | Návrh číslicových subsystémů (paměti, PLA, sčítačky a násobičky). |
6. | | Základní stavební prvky analogových systémů a jejich návrh. |
7. | | Způsoby návrhu: full-custom, ASIC. Vnitřní architektura a knihovny buněk. |
8. | | Programovatelné systémy: technologie, architektura a aplikace. |
9. | | Systémy na čipu (SoC). |
10. | | Prostředky automatizovaného návrhu CAD |
11. | | Zásady rozmisťování funkčních bloků, napájení, datových cest. |
12. | | Generace a rozvod hodinových signálů, synchronizace a snižování spotřeby systému. |
13. | | Testování a spolehlivost. Modely poruch a metody lokalizace. Návrh a analýza testů. |
14. | | Testovatelnost a metody jejího zvyšování. Výrobní dokumentace, výrobní podklady. |
1. | | Jazyk VHSIC HDL (VHDL) - entita, architektura, datové typy, proměnné a signály. |
2. | | VHDL - bloky kombinačních funkcí (budiče, kodéry a dekodéry, multiplexery.). |
3. | | VHDL - moduly synchronních sekvenční funkcí: popis, modely a návrh. |
4. | | VHDL - komplexní sekvenční systémy, hierarchie, datové a řídící cesty. |
5. | | VHDL - asynchronní systémy: analýza a návrh, metastabilita. |
6. | | VHDL - simulace a generace testovacích vektorů. |
7. | | VHDL - syntéza obvodů do úrovně RTL, volba omezení a partitioning. |
8. | | Návrh integrovaného systému na bázi PLD nebo SoC. |
9. | | Návrh integrovaného systému na bázi PLD nebo SoC. |
10. | | Návrh integrovaného systému na bázi PLD nebo SoC. |
11. | | Návrh integrovaného systému na bázi PLD nebo SoC. |
12. | | Návrh integrovaného systému na bázi PLD nebo SoC. |
13. | | Návrh integrovaného systému na bázi PLD nebo SoC, zápočtový test. |
14. | | Předvedení projektů, zápočet. |